Tabla de contenidos
Los centros de datos son a menudo inflexibles en la interacción de los componentes y, a menudo, están sobredimensionados debido a esta necesidad, es decir, la eficiencia ecológica y económica es pobre. Con Compute Express Link 3.0, eso debería cambiar en un futuro cercano.
Ya sean ordenadores individuales, armarios de servidores o un centro de datos completo: la cadena más débil del eslabón también determina el rendimiento general aquí. La CPU superrápida pierde su rendimiento cuando los datos no entran o salen de la memoria lo suficientemente rápido o cuando varias CPU funcionan de forma casi autista. La comunicación no lo es todo, pero sin comunicación todo es nada.
Por eso, los sistemas de bus, que conectan el centro y la periferia con una conexión de banda ancha y sin demoras dignas de mención, son un elemento central en todas las áreas de aplicación de TI.
Lo que son los buses PCIe y COM-HPC en TI orientada a procesos (también llamado OT), Compute Express Link (CLX) está en el área del centro de datos. Por lo tanto, estas estructuras de bus son una parte integral de los servidores actuales en forma de ranuras para las tarjetas correspondientes, y algunas supercomputadoras incluso tienen sus propias conexiones sin tener que pasar por módulos CLX separados.
Leer: ¿Qué son salvaescaleras?
Estrecha simbiosis entre PCIe y CLX
Después de algunos años, cuatro especificaciones de «bus de centro de datos» compitieron entre sí con Gen-Z, CCIX (Cache Coherent Interconnect for Accelerators), OpenCAPI (Coherent Accelerator Processor Interface) y CLX, cada una compatible con diferentes fabricantes de chips, servidores y periféricos, Compute Express Link en su versión actual 3.0 ha «absorbido» a los competidores tanto en términos de características como de empresas de soporte. Las fusiones apropiadas han sido legalmente acordadas.
Físicamente, CLX se basa en el sistema de bus PCI Express (PCIe) conocido por el procesamiento de datos relacionados con el proceso, con CLX 1.0 y CLX 2.0 basados en PCIe 5.0 y la versión CLX 3.0 recién presentada en la especificación PCIe 6.0 actualmente en desarrollo. Se espera que CLX 3.0 y PCIe 6.0 se impulsen mutuamente en el desarrollo y el uso práctico.
La versión 3.0 es compatible con versiones anteriores de CXL 1.x y CXL 2.0. PCIe 5.0, por su parte, tiene capacidad full-duplex y funciona a 3938 MB por segundo, carril y dirección, PCIe 6.0 a 7529 MB/s. En términos de velocidad y capacidades de conmutación, CXL confía completamente en el desarrollo posterior del bus del sistema subyacente.
Adición de la semántica del protocolo PCIe
Los tres protocolos CXL.io, CXL.cache y CXL.memory son un desarrollo propietario del consorcio CXL. Garantizan que la entrada/salida de los componentes principales, la comunicación de la memoria y la coherencia de la memoria caché se puedan implementar con tiempos de retraso extremadamente cortos. CXL complementa así la semántica de E/S del protocolo PCIe con coherencia y semántica de memoria.
Específicamente, CXL aborda tres tipos de dispositivos principales que desempeñan un papel cada vez más importante en los centros de datos:
- Aceleradores especializados para centros de datos (en la nube) como SmartNIC. Estos componentes están diseñados para un acceso coherente a la memoria de la CPU host y, por lo tanto, se basan en los protocolos CXL.io y CXL.cache.
- Aceleradores de uso general como GPU, ASIC, FPGA o IPU de Intel con memoria local GDDR o HBM de alto rendimiento. Los componentes pueden acceder coherentemente a la memoria de la CPU anfitriona y/o permitir un acceso coherente o no coherente a la memoria del dispositivo local desde la CPU anfitriona. Para esto, se requieren los tres protocolos, es decir, CXL.io, CXL.cache y CXL.mem.
- Tarjetas de expansión de memoria y memoria híbrida (storage-class memory, SCM). Estos componentes proporcionan a la CPU host acceso de baja latencia a la memoria DRAM local o no volátil. Para ello se requieren los protocolos CXL.io y CXL.mem.
Leer: ¿Qué son los intercambiadores térmicos industriales?
La “arquitectura del centro de datos desagregado”
Superficialmente, se podría decir que, basándose en CLX, se puede proporcionar espacio de almacenamiento adicional para un servidor de manera conveniente y económica a través de una ranura PCIe (en lugar de la forma costosa a través del bus DDR), pero de hecho lo es (al menos con CLX 2.0 y 3.0) mucho más.
Con CLX 3.0, toda la arquitectura del centro de datos se puede reorganizar u organizar de manera mucho más eficiente. El término algo críptico «arquitectura de centro de datos desagregado» indica la dirección aquí. La desagregación significa que cada componente tiende a poder comunicarse con todos los demás componentes y los servicios respectivos (potencia de cómputo, memoria, caché, aceleración) se pueden usar recíprocamente.
Una arquitectura de este tipo permite una utilización muy detallada de los componentes, lo que no solo es ventajoso desde el punto de vista ecológico sino también económico. Los recursos se pueden mover de un nodo a otro, los sistemas pueden crecer con el tiempo y las necesidades.
Esta posibilidad se abre, por un lado, a través de la conmutación que ha sido posible desde CLX 2.0 y, por otro lado, a través de la agrupación de periféricos (no solo memoria). De modo que los componentes periféricos individuales puedan ser direccionados por varios servidores. Para ello, se combinan varios conmutadores CXL en un tejido, es decir, en una “red de conmutadores de red” que en este caso no se ejecuta sobre Ethernet sino sobre PCIe.
Leer: Cómo eliminar virus de tu teléfono Android
Los productos para CLX 2.0 y 3.0 aún están muy lejos
El nuevo Compute Express Link versión 3.0 no ha sido compatible con componentes operativos todavía. Ni siquiera hay productos para el CLX 2.0 todavía. Los nuevos procesadores de servidor con capacidad CLX Sapphire Rapids de Intel y Epyc Genoa de AMD, que se entregarán pronto, solo «hablan» CLX 1.1.
Probablemente tendremos que esperar unos años más para los productos compatibles con CLX 2.0 y CLX 3.0. De dos a cuatro años, dependiendo de la versión, probablemente sean realistas. Entonces, hay tiempo para prepararse bien para la revolución de la arquitectura en los centros de datos.
Teclado virtual de Mac: qué es, cómo activarlo
¿Cómo trabaja un Hacker? | Que hace un hacker
¿Qué es el puerto 443? Definición | Puertos de red
Depuración de USB: Qué es y cómo funciona
¿Qué es una aplicación multiplataforma? Definición
Qué es y cómo restablecer PRAM de Mac | La que debes saber
¿Qué es hackear (piratear)? Definición | Tipos de Hackers
¿Qué es la prueba de fuzz? Definición | Fuzzing
¿Qué es una API? Definición | Interfaz de programación